MIPS32® 74K™

MIPS32® 74K™核心系列是業界首款採用業界標準庫和EDA流程實現的超過1GHz的完全可合成處理器。74K™核心系列是基於MIPS最新的無序指令分配 (out-of-order instruction dispatch)超純量微架構所設計。這種創新的嵌入式微架構還整合了MIPS® DSP 專用擴展(Application Specific Extension，ASE) Rev2。

這些指令，結合一個雙指令執行(dual-issue)74K微架構，相較於利用前一代架構DSP ASE實現的RISC，訊號處理性能可提高60%之多。74K系列的特點在於能夠為高性能SoC設計提供所有基本優勢，同時顯著降低總晶片面積、成本和功耗。

74K核心系列擁有功能強大的軟體發展工具、MIPS DSP庫以及第三方DSP應用網路的支援。SoC設計人員因此能夠在單一的設計環境下工作，可把DSP功能性移植到74K核心上，進而大幅度降低系統成本。該核心IP有兩種版本：具浮點單元支援的74Kf核心，和沒有浮點單元支援的74Kc核心。


  • 一個採用15級非對稱雙指令執行(dual-issue)管線和無序指令分配/完成的完全可合成設計，可為SoC開發人員提供在不同製程上進行設計移植所需的全部靈活性，並加快上市速度。
  • 74K系列提供有兩種版本 - 74Kc™ (標準版本) 和 74Kf™ (具高性能浮點單元)。
  • 標準OCP匯流排介面提供對現有24K、24KE 和 34K核心的後向相容性。
  • 擁有一個豐富的第三方軟體及除錯工具生態系統，並得到MIPS科技公司的軟體與工具的支援。
  • Cadence、Magma 和 Synopsys設計工具均可提供後端EDA流程支援

架構

  • 具無序指令分配/完成的超純量非對稱雙指令執行管線
  • 支援MIPS32 DSP ASE Revision 2版本
  • 128位元寬度存取的指令快取記憶體和64位元或128位元寬度存取的資料快取記憶體
  • 每周期最多可取4個指令
  • 使用了3個256表項(256-entry)分支歷史表(BHT)和8表項回程預測堆疊(return prediction stack)的組合式先進分支預測器
  • CorExtend™用戶定義指令集擴展
  • 乘法/除法單元，支援每時脈周期一次32/32乘法的最大指令發送速度
  • 透過採用精細粒度、模組級和頂級(Top Level)時脈閘控技術實現低功耗
  • MIPS16e™程式碼壓縮
  • EJTAG 除錯 3.2 介面和PDtrace™程式及資料跟蹤

浮點單元(FPU)

  • 9級管線，每核心性能超過1.5 DMIPS/MHz
  • 每個核心都支援單或雙執行緒操作
  • 採用虛擬處理元件(VPE)來實現硬體多執行緒
  • 提供整數(1004Kc™)和浮點(1004Kf™)版本
  • 支援MIPS32 DSP ASE Revision 1修訂版
  • 同步性埠帶有用於後臺同步性檢測的重復資料快取記憶體標記
  • 設計期間可配置性，可對指令和資料TLB(轉換後備緩衝區)、快取記憶體、中間結果暫存RAM及其它選項進行選用及大小排列

浮點單元(FPU)

  • IEEE 754-相容FPU，相容MIPS® 64位元 FPU架構(僅74Kf型號)
  • 支援單和雙精度資料類型
  • 循序(in-order)、雙指令執行(dual-issue)管線與整數管線分離

匯流排介面單元

  • 32位元位址和64位元資料的OCP version 2.1介面
  • OCP version 2.1介面以1、1.5、2、2.5、3、3.5、4, 5或10的核心/匯流排時脈比例執行

可編程MMU

  • 16/32/48/64 雙表項、雙埠TLB 由指令和資料MMU 共用
  • 4表項 ITLB (4KB、1MB頁面大小)
  • 可選的簡單固定映射轉換(FMT)機制

可編程快取記憶體大小

  • I-快取記憶體(0-64KB) 和 D-快取記憶體(0-64KB) 大小可配置
  • 具回寫和直寫支援的4路集關聯(set-associative)快取記憶體
  • 32位元組大小的快取記憶體管線(cache line)
  • 資料中間結果暫存RAM支援(4KB-1MB)
  • 前端L2快取記憶體擴展

開發工具

  • MIPS Navigator™ ICS – IDE、軟體工具箱、MIPSsim™、EJTAG和PDtrace探針
  • 專為MIPS最佳化的CodeSourcery - SG++ 工具鏈

製程65nm GP
頻率 (MHz)>1.11 GHz (最壞情況)
性能2.0 DMIPS/MHz
功率0.65 mW/MHz
核心面積1.7mm2 (僅核心， 已完成佈局佈線)
總晶粒面積2.5mm2 (包括核心和快取記憶體)

*上述資料為針對速度最佳化的結果(如需要可提供針對面積和功率最佳化的規格參數)

* 上述資料為採用TSMC免費標準單元和Dolphin記憶體所獲得；提到的速度包含訊號完整性分析。

註：頻率、功耗和尺寸取決於配置方案、合成、晶片供應商、製程及單元庫。

配置：32K/32K 快取記憶體，32表項雙TLB，無中間結果暫存器

MIPS32® 74K™ 核心 – 概要

Simplified Overview