MIPS32® 34K™

• 更低的系統成本
  更高的應用吞吐量可以把多個功能整合在單個34K核心上，同時保護現有軟體投資。
• 設計靈活性
  34K核心可與最多兩個VPE(虛擬處理元件)和9個TC(執行緒環境)進行配置，以實現最終的設計靈活性。根據應用的不同，34K核心可在兩個VPE上執行對稱多處理。或者，每個VPE也可以單獨執行不同的作業系統。
• 加快上市速度
  有豐富的第三方工具和軟體環境支援34K核心系列。

MIPS32 架構

• 9級管線
• 32位元地址
• 64位元快取記憶體和外部介面資料通道

MIPS MT ASE

• 支援多達2個VPE和9個TC
• 策略管理器實現QoS調度
• 執行緒間通訊記憶體在TC間進行高效的消息和資料傳輸

MIPS DSP ASE

• 3對額外的Hi/Lo累加暫存器
• 小數資料類型(Q15, Q31)
• 飽和運算
• SIMD指令可以同時執行2個16b 或 4個8b運算

浮點單元(FPU)

• 提供核心浮點版本
• IEEE 標準754相容，支援單和雙精度計算
• 包含32個64位元暫存器，能以更低的載入/儲存開銷實現更多的操作

可編程記憶體管理單元(MMU)

• 每VPE 16/32/64 雙表項JTLB
• JTLB透過軟體控制可共用
• 4-9表項MT最佳化ITLB；8表項 DTLB
• 可選的簡單固定映射轉換(FMT)機制

可編程L1快取記憶體的大小

• 可分別配置的指令快取和資料快取，大小為0/8/16/32/64KB
• 4路集關聯(set-associative)
• 最多9個待執行負載
• 回寫和直寫支援
• 快取記憶體排列鎖定支援

中間結果暫存RAM(SPRAM)支援

• 指令和資料分別採用單獨的RAM
• 兩個用於外部DMA的64位元OCP介面

匯流排介面單元(BIU)

• 32位元位址和64位元資料的OCP version 2.1介面
• OCP 介面以1、1.5、2、2.5、3、3.5、4, 5或10的核心/匯流排時脈比例執行

乘法/ 除法單元(MDU)

• 每時脈周期一次的32×32乘法速度

協同處理器2介面

• 64位元使用者設計協同處理器介面
• 可選執行緒支援

CorExtend

• 在構建時允許使用者自行為核心定義和增加指令

功率控制

• 最小頻率：0 MHz
• 省電模式(自動程式控制)
• 軟體控制時脈除法器
• 精細粒度時脈閘控的廣泛運用

EJTAG 除錯

• 支援單步進
• 指令位址和資料位址/值中斷點
• TAP(測試訪問埠)控制器可鏈結多CPU除錯
• PC、資料位址和資料值壓縮跟蹤 (PDtrace™)

MIPS16e™程式碼壓縮

• 記憶體要求降低40%之多

製程	65nm G
頻率 (MHz)	704 (最壞情況)
核心面積 (mm2)	1.02(僅核心，從完全版圖GDSII 資料庫提取)
功率 (mW/MHz)	0.24 (僅核心)

註：頻率、功耗和尺寸取決於配置方案、合成、晶片供應商、製程以及單元庫。

MIPS32® 34K™ 核心 – 概要

TC: 執行緒環境(Thread Context) – MIPS32®架構的使用者狀態。

VPE: 虛擬處理元件(Virtual Processing Element) – MIPS32®架構的OS唯一可視狀態。



34Kc™ 核心: 執行MIPS® MT 和 DSP ASE的基本核心。

34Kf™ 核心: 增加了完全相容IEEE 754 規範的硬體浮點支援。

34K™ Pro 核心: 34Kc Pro 和 34Kf Pro 核心具有CorExtend™功能。