核心
架構
平台 [U.S.]
工具及軟體
系統軟體 [U.S.]
開發工具 [U.S.]
産品資源 [U.S.]
支援與培訓 [U.S.]
MIPS32® 1074K™
在新興使用和互動模式的推動下，家庭娛樂消費產品正以全新面貌快速改變中。從傳統利用PC或筆記型電腦上網的方式延伸，網路連接技術亦開始滲入數位家庭產品中。家中的平面電視現已成為多種網路媒體和內容的入口中心，並能實現像是與家人和朋友進行視訊交談等更多樣化的服務。
這些全新使用模式革新了傳統的數位家庭產品，因此它們所執行的底層平台需要新的效能水準，才能因應這樣的轉變。為克服此先進效能挑戰，新款MIPS32® 1074K™同步處理系統(CPS)是MIPS科技最新推出的同步多重處理器IP。1074K CPS為MIPS科技的可授權處理器IP產品設立了新的效能標準，可提供超過15,000 CoreMark，以及在40奈米、1.5 GHz的最差情況下，最高可達到12,000 DMIPS。1074K CPS是一款完全可合成多核心IP，採用商業化、非自訂標準單元和記憶體即可達到高時脈頻率。利用1074K CPS可輕鬆實現超高效能的多核心系統，並具備配置特定功能的最大靈活性，同時還能在不同的晶圓廠、製程節點、和幾何間進行移植。
1074K CPS是以兩項高效能技術的結合為基礎─將同步多重處理、以及超純量、亂序(OoO) MIPS32 74K®處理器做為基本CPU。74K採用多指令執行(multi-issue)、15級OoO架構，現已量產並有多家客戶將其用在數位電視、機上盒、和各種家庭網路應用，以及已被廣泛地用在連網數位家庭產品中。為進一步最佳化此一核心，以因應日益成長的市場趨勢，MIPS科技最近強化了74K核心，使它能夠提升三成的JavaScript和網路應用程式效能。以74K作為核心的1074K CPS，是現今高效能SoC設計的理想平台，並具有未來進一步提升效能的空間。
- 獨立於晶圓廠製程的完全可合成、多處理IP，能以商業化、非自訂標準單元和記憶體支援超高頻率建置
- 最多可支援4個核心配置的快取同步多重處理系統
- 採用15級、OoO 74K系列核心的增強版做為基本CPU，使其成為連網消費產品和高整合度家用閘道器的理想高效能多處理平台
- 相較於稍早發佈的74K核心RTL，可為JavaScript和連網應用程式提升20-30%的每核心效能
- 擁有廣泛的應用程式軟體和作業系統生態系統支援
一個完整的同步多處理系統，包括：
- 1到4個1074K“基本”核心
- 1074K基本核心=具15級管線的74K超純量、亂序高效能處理器，以及可與同步管理單元介接的快取同步架構
- 同步管理(CM)單元 – 高吞吐量的同步架構，可在內部關鍵資料路徑上支援256位元寬的匯流排，以及到L2快取和SoC其他系統邏輯的外部讀取資料介面
- I/O 同步單元 (IOCU) – 該硬體模組可卸載在CPU上軟體執行I/O同步性的開銷
- 叢集功率控制器(CPC) – 多核心功率閘控、時脈閘控、和重設管理
- 全局中斷控制器(GIC) – 系統和處理器間中斷控制器
- EJTAG/PDtraceTM模組，用於整個同步系統的先進除錯/跟蹤
浮點單元(FPU)
- MIPS 32® 1074Kf™核心版本有IEEE 754-相容FPU，可與MIPS® 64位元 FPU架構相容
- 支援單和雙精度資料類型
- 循序(in-order)、雙指令執行(dual-issue)管線與整數管線分離
同步管理(CM)單元
- 採用MESI協定管理同步性
- 支援以下特性，以最大化多核心叢集吞吐量：
- 在關鍵內部資料路徑上有256位元寬的讀取匯流排(每個核心與CM間有4倍匯流排寬度)
- 從CM到L2快取和系統互連有256位元寬的讀取介面
- 透過L1快取到快取傳輸、推測性讀取外部記憶體以及全局化快取記憶體操作來提高性能
- 全局配置暫存器(GCR)，用於配置/控制CM方案
叢集功率控制器(CPC)
- 透過關機，以及利用時脈或電壓島控制啟動同步處理系統中的一個或多個核心，可提供具高度可擴充性的效能/功率管理
- 能與以個別電源域建置的每個核心一起運作
I/O 同步單元 (IOCU)
- 連接非同步I/O週邊傳輸，實現事務同步性
- 支援每事務屬性，以探測L1快取記憶體、L1+L2快取記憶體，或非同步事務，以及I/O優先順序
全局中斷控制器(GIC)
- 支援系統級中斷和處理器間中斷
- 向特定核心或VPE發送中斷訊號
- 可配置#系統中斷 (多達256個)
開發工具
- MIPS Navigator™ ICS – IDE、軟體套件、週期正確和指令正確模擬模型、EJTAG和PDtrace探針
- 專為MIPS最佳化的CodeSourcery - SG++工具鏈
| 基本核心： | 1074Kf (with FPU) | 1074Kf (with FPU) |
| 配置： | 雙核心 | 雙核心 |
| 製程： | 40nm G (TSMC) | 40nm G (TSMC) |
| 單元庫： | TSMC 12 track, SVt | TSMC 12 track, MVt/OD |
| 頻率： | > 1.2 GHz | 1.5 GHz |
| 功率： | 0.36 mW/MHz | 0.43 mW/MHz |
| 面積： | 4.1 mm2 | 4.1 mm2 |
上述資料為針對速度最佳化的結果(如需要可提供針對面積和功率最佳化的規格參數)
上述資料為採用TSMC免費標準單元和Dolphin記憶體所獲得；提到的速度為包含訊號完整性分析和10% OCV以及25 ps時脈抖動生產餘量的最差情況。
註：頻率、功耗和尺寸取決於配置方案、合成、晶片供應商、製程及單元庫。
雙核心配置：2個核心+同步管理單元和硬體IO同步。每個核心都配置有32K/32K快取、32 entry dual TLB、以及硬體浮點單元。
