MIPS32® 1004K™

MIPS32® 1004K™同步處理系統(CPS)是業界首款多執行緒多處理器IP核心。同步多核心架構中每一個核心都整合了多執行緒，這使得1004K™ 多處理器在性能上超越了基於單執行緒處理器核心的多核心系統。這種性能提升對硬體和軟體基本上都是“免費的”，因為相較於一般的SoC設計，各核心中額外硬體執行緒的尺寸極小，而多執行緒採用了相同的支援對稱多處理(SMP)的作業系統和軟體編程模型來作為同步多核心平台。

1004K同步處理系統整合了4個多執行緒核心，這些核心透過同步管理單元連接，以維持每個CPU中L1快取記憶體的同步性。該系統包含一個可選模組，可為I/O週邊提供資料傳輸一致性，以卸載作業系統中一部分以軟體執行的I/O一致方案，實現性能的提升。

這個同步處理系統還具有一個全局中斷控制器，能支援多達256個中斷，並把這些中斷分配到各個核心，乃至每個核心中的硬體執行緒上。整個系統可與MIPS® L2快取記憶體控制器(可單獨提供)一起工作，並經由一個256位元擴展寬介面與同步管理單元連接，以實現同步系統和L2快取記憶體之間的吞吐量最佳化。系統還擁有一個EJTAG和一個“同步性感知(coherence -aware)”PDtrace (程式和資料跟蹤)模組，可透過開發工具在系統的每個CPU核心和同步單元中提供同步可視性。

1004K CPS 最初提供兩個版本：採用整數核心的1004Kc™ 和每個核心都帶一個浮點單元的1004Kf™。

 
  • 一個採用多執行緒，性能超越傳統多重處理器解決方案的同步多處理器系統
    • 最多可整合4個多執行緒CPU核心，每個核心具有2個硬體執行緒/核心
    • 多執行緒可與多核心互補 – 以最小的矽晶成本增加，充分發揮SMP作業系統和編程模型的優勢
  • 硬體I/O 同步性 – 可卸載CPU軟體執行I/O同步性的開銷
  • 核心和系統級的配置和可擴展性，可處理廣大範圍的價格/性能實現點，獲得最佳産品實現方案
  • 可授權IP核心 – 促進業界的廣泛採納
 

一個完整的同步多處理系統，包括：

  • 1到4個1004K多執行緒“基本”核心(多達8個硬體執行緒)
  • 同步管理(CM)單元 – 系統的“粘合劑”，用於管理核心和I/O之間的同步運作
  • I/O 同步單元 (IOCU) – 該硬體模組可卸載在CPU上軟體執行I/O同步性的開銷
  • 全局中斷控制器(GIC) – 系統和處理器間中斷控制器
  • 連接L2快取記憶體控制器的256位元擴展介面(可單獨提供)
  • EJTAG/PDtraceTM模組，用於整個同步系統的先進除錯/跟蹤

1004K基本核心

  • 9級管線，每核心性能超過1.5 DMIPS/MHz
  • 每個核心都支援單或雙執行緒操作
  • 採用虛擬處理元件(VPE)來實現硬體多執行緒
  • 提供整數(1004Kc™)和浮點(1004Kf™)版本
  • 支援MIPS32 DSP ASE Revision 1修訂版
  • 同步性埠帶有用於後臺同步性檢測的重復資料快取記憶體標記
  • 設計期間可配置性，可對指令和資料TLB(轉換後備緩衝區)、快取記憶體、中間結果暫存RAM及其它選項進行選用及大小排列

浮點單元(FPU)

  • IEEE 754-相容FPU，相容MIPS® 64位 FPU架構(僅1004Kf 版本)
  • 支援單和雙精度資料類型
  • 循序(in-order)、雙指令執行(dual-issue)管線與整數管線分離

同步管理(CM)單元

  • 採用MESI協定管理同步性
  • 工作時脈與CPU相同(1:1)，實現性能最大化
  • 256位元擴展介面，實現L2快取記憶體控制器(可選項)吞吐量最大化
  • 透過L1快取到快取傳輸、推測性讀取外部記憶體以及全局化快取記憶體操作來提高性能
  • 全局配置暫存器(GCR)，用於配置/控制CM方案

I/O 同步單元 (IOCU) – 可選用

  • 連接非同步I/O週邊傳輸，實現事務同步性
  • 支援每事務屬性，以探測L1快取記憶體、L1+L2快取記憶體，或非同步事務，以及I/O優先順序

全局中斷控制器(GIC) – 可選用

  • 支援系統級中斷和處理器間中斷
  • 向特定核心或VPE發送中斷訊號
  • 可配置#系統中斷 (多達256個)

開發工具

  • MIPS Navigator™ ICS – IDE、軟體工具箱、MIPSsim™、EJTAG和PDtrace探針
  • 專為MIPS最佳化的CodeSourcery - SG++ 工具鏈
 
頻率 (MHz)>800 (最壞情況)
總面積 *~4.2mm2
性能1.5/核心 DMIPS/MHz
製程TSMC 65GP


註：頻率、功耗和尺寸取決於配置方案、合成、晶片供應商、製程以及單元庫。

上面提到的速度是PTSI，不包含OCV、時脈抖動或設計餘量

*配置：2個核心，每個核心都包含有2個執行緒和32KB 指令/資料快取記憶體、同步管理器(CM)，以及全局中斷控制器(GIC)。

MIPS32® 1004K™ 核心 – 概要

Simplified Overview

 



Questions?
MIPS can help you with your design considerations.
Contact Us
White Paper
1004K Whitepaper