microMIPS™指令集架構

microMIPS™是在單一、且統一的指令集架構中整合了16位元和32位元最佳化指令的高效能程式碼壓縮技術。它支援MIPS32® 和 MIPS64® Release 2架構，整合了可變長度重新編碼MIPS指令集和新增的程式碼最佳化16位元和32位元指令，可提供高效能和高程式碼密度。

microMIPS是一個完整的ISA，既能單獨工作，也能與原有的MIPS32相容指令解碼器共同工作，允許程式混合16位元和32位元程式碼，無需模式切換。microMIPS的程式碼佔位空間較小，因此可獲得更好的快取記憶體利用率和更小的取指頻寬(fetch bandwidth)，進而有助於提升效能，降低功耗。

microMIPS包含所有MIPS ASE 指令，支援CorExtend™/UDI介面。同時，針對microMIPS軟體及系統開發，MIPS科技公司與第三方合作夥伴生態系統可提供一完善的軟硬體工具支援。新推出的M14K™和 M14Kc™是首款執行 microMIPS的處理器核心。

  • 一種程式碼壓縮ISA，可以保持98%的MIPS32 效能，而程式碼量減少35%，這意味著矽晶成本的大幅降低
  • 基於MIPS32 和 MIPS64架構開發 -相容格式- 這種統一的ISA在MIPS32版本中包含了16位元和32位元最佳化程式碼(opcode)，在MIPS64版本中新增加了48位元最佳化程式碼
  • 最佳化程式碼和運算元欄位定義基於對廣大範圍的應用軟體、中介軟體、RTOS和Linux核心的統計分析
  • MIPS彙編原始碼等級及ABI(應用程式二進位介面)相容
  • 保持MIPS的編譯器程式碼生成效率
  • 支援所有現有MIPS32 和 MIPS64指令
  • 針對可變長度重新編碼方案而設計
  • 新增15條32位元指令，39條16位元指令
  • 包含常用MIPS32指令和重新編碼的16位元巨集指令
  • 對16位元指令，暫存器和即時值(immediate values)的大小降低
  • 最佳化程式碼格式分爲6位元主最佳化程式碼和可變長度的次最佳化程式碼
  • 涵蓋所有主要的、最常用的指令類型，包括多重載入/存儲(load/store multiple)
  • 分支/字元目標爲半字元對齊(half-word aligned)
  • 保持分支和跳轉延時間隙(slot)
  • 不太常用的載入/存儲指令的偏移量較小，以盡可能地降低程式碼量
  • 編譯器中帶有完善的暫存器分配演算法
  • 得到Codesourcery Sourcery G++ GNU工具鏈的支援
  • MIPS Navigator™ Integrated Component Suite (ICS) 和 System Navigator™ probe可提供系統除錯和開發支援



MIPS32® 架構參考手冊，卷IV-g: microMIPS™

MIPS64® 架構參考手冊，卷 IV-g: microMIPS™