MIPS64®架構

MIPS64®架構刷新了64位元MIPS-Based™嵌入式處理器的效能標準。它代表著下一代高效能MIPS®處理器的基礎，並相容MIPS32® 32位元架構。MIPS架構擁有強大的指令集、從32位元到64位元的可擴展性、廣泛可獲得的軟體發展工具以及衆多MIPS科技授權廠商的支援，是領先的嵌入式架構。MIPS64架構是先前MIPS IV™ 和 MIPS V™指令集架構(ISA)的擴展集，整合了專門用於嵌入式應用的功能強大的新指令，以及以往在R4000® 和 R5000® MIPS 處理器中執行的已經驗證的記憶體管理和特權模式控制機制。透過整合強大的新功能、標準化特權模式指令、支援前代ISA，以及提供從MIPS32架構升級的路徑，MIPS64架構為未來基於MIPS處理器的開發提供了一個堅實的高效能基礎。

MIPS64架構基於一種固定長度的定期編碼指令集，並採用載入/儲存(load/store)資料模型。經改進，這種架構可支援高階語言的最佳化執行。其算術和邏輯運算採用三個運算元的形式，允許編譯器最佳化複雜的運算式。此外，它還具有32個通用暫存器，讓編譯器能夠透過保持對暫存器內資料的頻繁存取進一步最佳化程式碼的生成效能。

這種架構從R4000 / R5000類處理器衍生出特權模式異常處理和記憶體管理功能。它採用一組暫存器來反映暫存器、MMU、TLB及各個核心中實現的其他特權功能的配置。MIPS32架構的相容模式讓32位元程式碼無需修改即可在MIPS64上執行。透過提供後向相容性、對特權模式和記憶體管理進行標準化，並經由配置暫存器提供資訊，MIPS64架構能夠使即時作業系統和應用程式碼同時被執行，並在MIPS32 和MIPS64處理器系列的各個産品之間重覆使用。

高效能暫存器及記憶體管理方案的靈活性仍繼續成為MIPS架構的一大優勢。MIPS64架構利用定義良好的快取控制選項功能進一步擴展了這種優勢。指令和資料暫存器的大小可以從256 byte到4Mbyte。資料快取可採用回寫或直寫策略。無快取也是可選配置。記憶體管理機制可以採用TLB 或模塊地址轉換 (BAT)策略。利用TLB，MIPS64架構可滿足Windows CE 和Linux的記憶體管理要求。

由於增加了資料流程和斷言操作(predicated operations)，可滿足嵌入式市場不斷成長的計算需求。條件資料移動和資料預取指令被標準化，以提高通訊及多媒體應用的系統級數據吞吐量。

固定浮點DSP型指令可進一步增強多媒體處理能力。這些以前只有在某些64位元MIPS處理器上才使用的指令，包括乘法(MUL)、乘加(MADD)、乘減(MSUB)和“前導計數(count leading) 0s/1s”，在處理音訊、視訊和多媒體等資料流程時，無需在系統中增加額外的DSP硬體即可提供更高的效能。

功能強大的64位元浮點暫存器和執行單元可加快某些任務的執行速度，比如一些DSP演算法的處理、圖形操作的即時計算。雙單精確度指令(Paired-Single instruction)在一個64位元暫存器中裝入了兩個32位元浮點運算元，從而實現單指令多資料操作(SIMD)。這種方法的執行速度是傳統32位元浮點單元的兩倍。浮點操作可選擇軟體模擬。

MIPS64架構兼具32位元和64位元定址模式，同時採用64位元資料工作。這樣一來，無需額外的記憶體進行64位元定址就能獲得64位元資料的優勢。為了便於從32位元系列的移植，該架構還帶有32位元相容模式，在這種模式中，所有暫存器和位址都是32位元寬，MIPS32架構中出現的所有指令都被執行。